(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-358570 (P2001-358570A)

最終頁に続く

(43)公開日 平成13年12月26日(2001.12.26)

(51) Int.Cl.7		徽別記号	FΙ		Ŧ	-7]-ド(参考)
H03K	17/16		H03K	17/16	L	5 J O 5 5
	17/687			17/687	F	5 J O 5 6
	19/0175			19/00	101F	


		審查請求	未請求 請求項の数3 OL (全 10 頁)		
(21)出願番号	特顧2000-175667(P2000-175667)	(71)出顧人	000005234 富士電機株式会社		
(22)出顧日	平成12年6月12日(2000.6.12)		神奈川県川崎市川崎区田辺新田1番1号		
	•	(72)発明者	川村 一裕 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内		
		(74)代理人	100088339 弁理士 篠部 正治		
			•		

(54) 【発明の名称】 容量性負荷駆動回路

(57)【要約】

【課題】ビット別のデータ信号 I NのH又はLに応じ、 高電圧電源V2に接続された相補型FET3,4の相互 接続点としてのビット別の高電圧側出力〇UTを、FE T4をオフ後FET3をオンすることでH、又はFET 3をオフ後FET4をオンすることでLとし、図外の容 量性負荷を駆動する回路01にて、負荷電流による回路 損失抑制上、出力OUTがH→Lに下降するビットの下 降タイミングより、L→Hに上昇するビットの上昇タイ ミングを、ICの回路規模を増大させずに大きく遅延し てタイミングの重なりを防ぐ。

【解決手段】高電圧側出力OUTをL→Hに上昇する場 合、ラッチ信号LTのバルス前端の立下がりでラッチ出 カQをHとしFET4を先ずオフする。ラッチ信号LT がLのパルス幅期間を経てパルス後端でHに立上がる と、NAND回路121の出力がしとなりFET3をオ ンするので、遅延時間をラッチ信号しTのパルス幅で調 整できる。



2

【特許請求の範囲】

【請求項1】所定の低電圧の電源および該低電圧より高い所定の高電圧の電源からの1または複数の共通電位側の電源端子と、

前記低電圧電源および高電圧電源からのそれぞれ非共通 電位側の電源端子としての低圧電源端子および高圧電源 端子とを持ち、

前記の高圧電源端子と該高圧電源端子に対応し得る共通電位側電源端子との間に、第1及び第2の出力トランジスタの対の直列接続を、第1の出力トランジスタが高圧 10電源端子側となるように、且つ対の第1及び第2の出力トランジスタの相互の接続点がビット別出力端子となって、それぞれ外部の容量性負荷に接続されるように複数対備え、さらに、

前記ビット別出力端子にそれぞれ対応し、前記低電圧電源によって生成されたビット信号が入力されるビット別入力端子と、

所定周期で出力される所定のパルス幅のラッチ信号を入力する端子と、 。

前記ビット別入力端子毎に設けられ、当該ビット別入力 20 端子に入力されるビット信号を前記ラッチ信号のパルス の前端でラッチするラッチ回路と、

該ラッチ回路毎に設けられ、当該ラッチ回路のラッチ出力値が反転する毎に、対応する前記ビット別出力端子の出力値が反転後のラッチ出力値に対応した値となるように、対応する前記第2の出力トランジスタをオンしたうえ、同じく対応する前記第1の出力トランジスタをオンする第1の駆動モード、または、対応する前記第1の出力トランジスタをオフしたうえ、同じく対応する前記第2の出力トランジスタをオンする第2の駆動モードの動 30 作をそれぞれ行わせ、

その際、第1の駆動モードに関わるビット別出力端子の電位が安定したのちに、第2の駆動モードに関わるビット別出力端子の電位変化が開始されるように、または、第2の駆動モードに関わるビット別出力端子の電位が安定したのちに、第1の駆動モードに関わるビット別出力端子の電位変化が開始されるようにする出力トランジスタ駆動手段とを備えた容量性負荷駆動回路であって、

前記出力トランジスタ駆動手段が、前記第1,第2の駆動モードのうちビット別出力端子の電位変化が後続側となる駆動モードに関わる出力トランジスタのオン駆動の開始を、前記ラッチ信号のパルスの後端で行わせる遅延手段を備えたことを特徴とする容量性負荷駆動回路。

【請求項2】請求項1に記載の容量性負荷駆動回路において、

前記遅延手段が前記ラッチ回路のラッチ出力およびラッチ信号を入力とする論理ゲート回路を備えたものであることを特徴とする容量性負荷駆動回路。

【請求項3】請求項1または2に記載の容量性負荷駆動 FET4は、その相互の接続点が高電圧側出力OUTj回路において、半導体集積回路の少なくとも一部を構成 50 またはOUTkとなるように高電圧電源V2とグランド

することを特徴とする容量性負荷駆動回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、低電圧の電源で生成された複数ビットのデータ信号を入力し、入力ビット別に設けられたレベルシフト回路等を介し、それぞれ相補接続された出力トランジスタを駆動し、比較的高い電圧の電源を用いたビット別のH、Lの駆動信号として出力する半導体集積回路であって、特に例えばプラズマディスプレイ、蛍光表示管、ELディスプレイ等の発光素子のような当該負荷自体が容量性であると同時に、隣接ビットの負荷との間にも結合容量を持つような容量性負荷を駆動(従って当該負荷を充放電)する回路としての容量性負荷駆動回路に関する。なお以下各図において同一の符号は同一もしくは相当部分を示す。

[0002]

【従来の技術】図3は半導体集積回路を構成する、この種の容量性負荷駆動回路の隣接2ビット部分の、負荷側を含めた概略の構成例を示す。同図において、01(01j,01k)は隣接するjビット目及びkビット目の駆動回路、IN(INj,INk)は図外のシフトレジスタなどから出力され、それぞれ各駆動回路01j,01kへの入力となるデータ信号、OUTjとOUTkはそれぞれ各駆動回路01j,01kの出力である高電圧側出力、CjとCkはそれぞれ高電圧側出力OUTjとOUTkに接続された負荷(例えばプラズマディスプレイ等の発光素子)自体が持つ容量、Cjkは隣接する高電圧側出力OUTjとOUTkとの負荷相互間に存在する容量である。

【0003】なお、Cijは高電圧側出力OUTjと図外の下位側に隣接する高電圧側出力OUTiとの負荷相互間に存在する容量とし、Cklは同じく高電圧側出力OUTkと図外の上位側に隣接する高電圧側出力OUTlとの負荷相互間に存在する容量とする。各駆動回路OljまたはOlkにおいて、Vlは例えば数Vの低電圧電源、V2は例えば数10Vの高電圧電源で、この両電源V1、V2はグランドGNDを共通の電位としている。なお通常、グランドGNDの端子は半導体集積回路内でのノイズ干渉を防ぐために、高電圧電源V2側と低電圧電源V1側と別個に設け、半導体集積回路の外部で電位を共通とする相互接続が行われるが、この別個のグランドGNDの端子を共通とすることも不可能ではない。

【0004】1は低電圧電源V1の下で動作する低電圧制御回路で、データ信号INjまたはINkのH, Lに応じて、高電圧電源V2の下で動作するレベルシフト回路2を介しPchFET3を、また直接NchFET4をそれぞれ制御する。ここで、PchFET3とNchFET4は、その相互の接続点が高電圧側出力OUTj

GND(但し図示のグランドGNDの端子は高電圧電源 V2側として設けられている)の間に直列に、いわゆる 相補型接続で設けられている。

【0005】本例では、データ信号INjまたはINk がHのときはPchFET3はオン、NchFET4を オフにそれぞれ制御され、高電圧側出力OUTjまたは OUTkはHに駆動される。他方、データ信号INjま たはINkがLのときはPchFET3はオフ、Nch FET4はオンにそれぞれ制御され、高電圧側出力OU TjまたはOUTkはLに駆動される。

【0006】図4は1ビット分の容量性負荷駆動回路0 1の詳細構成の例を示す。同図において、11~16の 各手段は図3の低電圧制御回路1を構成しており、11 はラッチ回路、12,13は遅延回路、14~16はN OT回路である。本例ではラッチ回路11は、所定周期 のパルスとして入力されるラッチ信号LTのパルス前端 の立下がり毎に、データ信号INと同じHまたはLの信 号をラッチして出力端子Qに出力するものとし、またレ ベルシフト回路2はA点の入力信号をレベルシフトし、 A点のH, Lレベルにそれぞれ応じたH, Lレベルの信 20 号をPchFET3のゲート電位として出力するものと する。

【〇〇〇7】従って定常動作としては、データ信号IN がHの時は、ラッチ出力QはH、よってA点電位は遅延 回路12およびNOT回路14を介してし、従ってPc hFET3のゲート電位はLとなってPchFET3が オンする。このとき、NchFET4のゲート電位は遅 延回路13およびNOT回路15を介してLとなり、・N chFET4がオフするので、高電圧側出力OUTはH となる。

【0008】逆に、データ信号 I Nがしの時は、Pch FET3のゲート電位はHとなってPchFET3がオ フする一方、NchFET4のゲート電位はHとなり、 NchFET4がオンするので高電圧側出力OUTはL となる。図5はラッチ信号LTのパルス入力時点付近に おける図4の動作を拡大して示す動作タイミング図であ る。次に図4を参照しつつ図5により、データ信号 IN のH、Lの切換わり時の動作を述べる。

【0009】従来はデータ信号IN、従って出力OUT がHからLになる場合は、図5a)のようにPchFE T3が十分オフしてからNchFET4をオンさせて、 FET3から4へ流れる貫通電流を低減させ、逆にデー タ信号 IN、従って出力OUTがLからHになる場合 は、図5b)のようにNchFET4が十分オフしてか ら、PchFET3をオンさせて貫通電流を低減させて いる。

【0010】即ち、、ラッチ回路11へのラッチ信号しT が、時点t1においてHからLに立下がると、ラツチ回 路11はデータ信号 INのHまたはLをラッチし、ラツ

て図5a)のようにラツチ回路出力QがHからしになる ビットの場合は、ラッチ信号LTが時点t1でLに立下 がるとPchFET3は或る短い伝達遅延時間Tp1だけ 遅れてオフする。この遅延時間Tplはレベルシフト回路 2の遅延時間及びPchFET3のゲート容量充電時間

が大半で、遅延回路12の遅延時間は極力小さくなるよ うにし、PchFET3がなるべく速くオフするように している。

【0011】一方、NchFET4は貫通電流を低減す 10 るための遅延回路13により時点t1から遅延時間T NDL だけ遅れてオンするようにし、こののち高電圧側出 力OUTは下降時間t fをかけてHからしに推移する。 逆に図5b)のようにラツチ回路出力QがしからHにな るビットの場合は、ラッチ信号しTが時点t 1でしに立 下がるとPchFET3はオンしなければならないが、 貫通電流低減のため予めNchFET4をオフする必要 がある。

【0012】このNchFET4のオフのタイミングで は遅延回路13の遅延時間は極力小さくなるようにし て、NchFET4は時点t1から或る短い遅延時間T Niだけ遅れてオフするが、一方、PchFET3は遅延 回路12を介して時点t1から遅延時間Tppl だけ遅れ てオンさせる。ここで注意すべき点は、図5b)に示す 高電圧側出力OUTがしからHに上昇するタイミング は、図5a)に示す高電圧側出力OUTがHからしに下 降するタイミングより遅くしていることである。これ は、図3のように、高電圧側出力OUTの隣接するビッ ト相互間に容量が存在する場合、一方の出力OUTがL でその隣の出力OUTがHの状態から、それぞれ同時に 30 反転する時、そのタイミングが同時であると、タイミン グがずれている場合より容量性負荷駆動回路 01の消費 電流が大きくなるからである。このため図5の例では、 高電圧側出力OUTがLからHになるビットのPchF ET3は、Hからしになるビットの高電圧側出力OUT がレレベルになりきるまで、オン駆動するまでの遅延時 間TPDL を長くしている。

[0013]

【発明が解決しようとする課題】上述のように容量性負 荷駆動回路01では高電圧側出力OUTのH,Lレベル を切り替える場合、PchFET3については、貫通電 流を低減させる遅延制御に加え、高電圧側出力〇UTが Hからしに上昇するタイミングとしからHに下降するタ イミングが重なることを防ぐためにさらなる遅延が必要 となる。

【0014】つまり、図5におけるPchFET3がオ ンするまでの遅延時間Tppl は、少なくとも高電圧側出 力OUTがHからしになるタイミングでの遅延時間T NDL と高電圧側出力OUTの下降時間 tfとを加算した 時間分遅らせる必要がある。しかし、特に微細加工ルー チ回路11の出力QはそれぞれHまたはLとなる。そし 50 ルを適用して製作される半導体集積回路の場合、長い遅 延時間を作りだすことは信号の伝達スピードが速いため に回路規模の増大を伴い、バラツキ、温度依存性も考慮 すると回路規模はさらに大きくなる可能性もある。

【0015】しかも、高電圧側出力OUTに接続される 負荷容量が変わると、出力OUTがHからLに変化する 時間は、特に下降時間t f の変化によって大きく変化す るため、PchFET3がオンするまでの設定(設計) した遅延時間TPDL とのタイミングがずれ、場合によっ ては高電圧側出力OUTがHからしになるビットとしか らHになるビットとの出力反転のタイミングが重なる可 10 能性もある。

【0016】そこで本発明は、半導体集積回路の回路規 模を増大させることなく、高電圧側出力OUTに接続さ れる負荷容量が変わっても、互いに逆方向に高電圧側出 カOUTが反転するビット相互の反転のタイミングの重 なりを防ぐことができる容量性負荷駆動回路を提供する ことを課題とする。

[0017]

【課題を解決するための手段】前記の課題を解決するた めに、請求項1の容量性負荷駆動回路は、所定の低電圧 の電源(V1)および該低電圧より高い所定の高電压の 電源(V2)からの1または複数の共通電位(グランド GND)側の電源端子と、前記低電圧電源および高電圧 電源からのそれぞれ非共通電位側の電源端子としての低 圧電源端子および高圧電源端子とを持ち、前記の高圧電 源端子と該高圧電源端子に対応し得る共通電位側電源端 子との間に、第1(PchFET3など)及び第2の出 カトランジスタ(NchFET4など)の対の直列接続 を、第1の出力トランジスタが高圧電源端子側となるよ うに、且つ対の第1及び第2の出力トランジスタの相互 30 の接続点がビット別出力端子(高電圧側出力OUT)と なって、それぞれ外部の容量性負荷に接続されるように 複数対備え、さらに、前記ビット別出力端子にそれぞれ 対応し、前記低電圧電源によって生成されたビット信号 (データ信号 IN)が入力されるビット別入力端子と、 所定周期で出力される所定のパルス幅(Tw)のラッチ 信号(LT)を入力する端子と、前記ビット別入力端子 毎に設けられ、当該ビット別入力端子に入力されるビッ ト信号を前記ラッチ信号のパルスの前端(時点t1)で ラッチするラッチ回路(11)と、該ラッチ回路毎に設 けられ、当該ラッチ回路のラッチ出力値(Q)が反転す る毎に、対応する前記ビット別出力端子の出力値が反転 後のラッチ出力値に対応した値となるように、対応する 前記第2の出力トランジスタをオフしたうえ、同じく対 応する前記第1の出力トランジスタをオンする第1の駆 動モード、または、対応する前記第1の出力トランジス タをオフしたうえ、同じく対応する前記第2の出力トラ ンジスタをオンする第2の駆動モードの動作をそれぞれ 行わせ、その際、第1の駆動モードに関わるビット別出 力端子の電位が安定したのちに、第2の駆動モードに関 50 延時間及びPchFET3のゲート容量充電時間が大

わるビット別出力端子の電位変化が開始されるように、 または、第2の駆動モードに関わるビット別出力端子の 電位が安定したのちに、第1の駆動モードに関わるビッ ト別出力端子の電位変化が開始されるようにする出力ト ランジスタ駆動手段(レベルシフト回路2,遅延回路1 3, NOT回路14~16など) とを備えた容量性負荷 駆動回路であって、前記出力トランジスタ駆動手段が、 前記第1,第2の駆動モードのうちビット別出力端子の 電位変化が後続側となる駆動モードに関わる出力トラン ジスタのオン駆動の開始を、前記ラッチ信号のパルスの 後端(時点 t 2)で行わせる遅延手段を備えたものとす

【0018】また請求項2の容量性負荷駆動回路は、請 求項1に記載の容量性負荷駆動回路において、前記遅延 手段が前記ラッチ回路のラッチ出力およびラッチ信号を 入力とする論理ゲート回路(NAND回路121, NO T回路122など)を備えたものであるようにする。 【0019】また請求項3の容量性負荷駆動回路は、請 求項1または2に記載の容量性負荷駆動回路において、 半導体集積回路の少なくとも一部を構成するものとす る。即ち、本発明の作用は、H→LおよびL→Hと互い に逆方向に高電圧側出力OUTが反転するビット相互間 における、高電圧側出力OUTの電位変化のタイミング の重なりを防ぐために必要な大きな遅延時間を、ラッチ 信号の拡大したパルス幅によって得るものである。 [0020]

【発明の実施の形態】図1は本発明の1実施例としての 容量性負荷駆動回路01の1ピット分の詳細構成を示す 図で図4に対応し、図2は図1のラッチ信号しTのパル ス入力時点付近の動作タイミング図で図5に対応するも のである。図1においては図4の遅延回路12に代わ り、ラッチ回路11の出力Qとラッチ信号LTとを入力 とするNAND回路121と、このNAND回路121 の出力を反転するNOT回路122とを用いている。 【0021】そして図2に示すように、本発明ではラッ チ信号LTのパルス幅(L期間の長さ)Tw を従来より も長くすることによって、高電圧側出力OUTをしから Hに反転する場合にPchFET3のオンを遅らせる前 述の大きな遅延時間TPDLを得るようにしている。次に 動作タイミング図2により、図1におけるデータ信号 I NのH, Lの切換わり時の動作を述べる。

【0022】図1においても、ラッチ回路11へのラッ チ信号LTがHからしに立下がると、ラツチ回路11は データ信号 I NのHまたはLをラッチし、ラツチ回路1 1の出力QはそれぞれHまたはLとなる。図2a)のよ うに時点t1においでラツチ回路出力QがHからLにな るビットについての動作は図5a)とほぼ同じであり、 ラッチ信号しTが時点 t 1 でしに立下がるとPchFE T3は或る短い伝達遅延時間(レベルシフト回路2の遅 半)のTpiだけ遅れてオフする。

【0023】一方、NchFET4は貫通電流を低減す るための遅延回路13により時点t1から遅延時間T NDL だけ遅れてオンし、こののち下降時間 t f を経て高 電圧側出力OUTはHからLになる。この場合、時点も 2にラツチ信号LTがHに戻っても、ラッチ回路出力Q がしのままであることからこの状態は保持される。な お、ラツチ回路出力Qが時点t1以後もHのままになる ビットの場合、NchFET4はオフのままであるが、 PchFET3はオンの状態から、ラッチ信号LTのパ 10 ルス幅(L期間) Tw に相当する時間だけ、一時的にオ フ状態に駆動される。

【0024】しかしこのオフ状態においては、当該負荷 端子(高電圧側出力OUT)から見た駆動回路O1側は 高インピーダンス状態に保たれることになり、且つこの 期間Tw も200ns程度と極めて短いため、容量性負 荷の放電による電圧変化は小さく、その影響は無視でき る。次に図2b)のように時点t1でラツチ回路出力Q がしからHになるビットでは、ラツチ信号しTがしに立 下がっている期間Tw の間は、ラツチ回路出力Qとは無 関係にNAND回路121の出力はHのまま、つまりP chFET3をオフ駆動する方向にある。この場合Pc hFET3はラツチ信号LTがLに立下がる時点t1以 前もオフ状態なので、そのオフ状態を保持することにな

【0025】一方、NchFET4については時点t1 でラツチ回路出力QがLからHになることによって、遅 延回路13の入力はNchFET4をオフ駆動する信号 に変わる。このタイミングでは図5b)の場合と同様、 遅延回路13の遅延時間は極力小さくなるようにしてあ るため、NchFET4は時点t1から或る短い遅延時 間Tniだけ遅れてオフする。

【0026】次に時点t2でラッチ信号LTがHに戻る と、ラッチ回路出力QもHのため、この時点t2でNA ND回路121の出力はHからLに切換わり、PchF ET3は、時点 t 2から或る短い伝達遅延時間 (レベル シフト回路2の遅延及び、PchFET3のゲート容量 充電時間が大半) Tr2だけ遅れて、つまり時点t1から の遅延時間TPDL =Tw +TP2であるような時点にオン することになる。

【0027】従って、PchFET3のオンのタイミン グは、ラツチ信号LTのLからHへの立上がり(ラツチ 信号パルスの後端) のタイミング、つまりラツチ信号し Tのパルス幅Tw で任意に制御でき、従来のように高電 圧側出力OUTをLからHにする時の貫通電流低減のた めに、わざわざPchFET3のオンを大きく遅延させ る遅延回路12は必要なくなり、遅延回路としては、高 電圧側出力〇UTをHからLにする時の貫通電流低減の ために、NchFET4のオンのタイミングを遅らず遅 延量の比較的少ない遅延回路13を用いるだけで良くな 50 体集積回路の回路規模を増大させる必要もなくなる。

る.

【0028】ところで、ラツチ回路11については、上 記実施例のように、ラッチ信号LTの立下がりエッジ (つまりラッチ信号パルスの前端)でデータ信号を保持 するものと、ラッチ信号LTの立上がりエツヂ(つまり ラッチ信号パルスの後端)で保持するラツチ回路が考え られる。しかし、後者のラツチ回路はラッチ信号LTの パルス幅の期間にデータ信号INが変化するとラッチ出 力Qも変化してしまう。従って、データ信号 I Nがクロ ックで動作するシフトレジスタからの出力のような場合 で、ラッチ信号してのパルス後端までクロック信号を止 めていたくない時、特に今回のようにラッチ信号LTの パルス幅期間が長い場合は、前者のラツチ回路のように ラッチ信号LTのパルス前端でデータ信号を保持してし まう回路が良い。

8

【0029】また、ラッチ信号しTのパルスを実施例と は逆にHレベルとした場合は、NAND回路121とラ ツチ信号しての間にNOT回路を入れれば良い。容量性 負荷駆動回路 0 1 の消費電流を削減するだけであれば、 上記の実施例のタイミングとは逆に、高電圧側出力OU TがHからしに反転するタイミングよりLからHに反転 するタイミングのほうを早める方法も考えられ、これも 本発明に含まれる。

【0030】但しこの場合、高電圧側出力OUTのHの 期間に重なりが生じることになるため、特にプラズマデ ィスプレイパネルのようにスキャン側の信号のアクティ ブタイミングで、データ信号がHのデータになっている ビットだけが発光する場合に、この重なりの部分で誤発 光する可能性がある。従って上記実施例では、高電圧側 出力OUTがHからしに反転するタイミングよりしから Hに反転するタイミングのほうを遅くした形で回路を構 成している。


[0031]


【発明の効果】本発明によれば、低電圧の電源で生成さ れた複数ビットのデータ信号を入力し、入力ビット別に 設けられたレベルシフト回路等を介し、それぞれ相補接 続された出力トランジスタを駆動し、比較的高い電圧の 電源を用いたビット別のH、Lの駆動信号を高電圧側出 力OUTとして得てビット別の容量性負荷を駆動する回 40 路において、H→LおよびL→Hと互いに逆方向に高電 圧側出力〇UTが反転するビット相互間における、高電 圧側出力〇UTの電位変化のタイミングの重なりを防 ぎ、容量性負荷駆動回路の損失を低減するための大きな 遅延時間をラッチ信号の拡大したパルス幅によって得る ようにしたので、特に入力信号を追加する必要はなく、 単に従来使用してきたラッチ信号のパルス幅で大きな遅 延時間を任意に制御できるため、様々な負荷容量にも対 応でき、温度特性等も考慮して容量性負荷駆動回路の利 用者側で遅延時間を設定することができる。さらに半導


		(6)		特開2001-358570	
	9			1 0	
【図面の簡単な説明】			1 1	ラッチ回路	
【図1】本発明の一実施例としての容量性負荷駆動回路			1 3	遅延回路	
の1ビット分の詳細構成図			14~16	NOT回路	
【図2】図1の要部の動作を示すタイミング図			1 2 1	NAND回路	
【図3】容量性負荷駆動回路の隣接する2ビット分の負			1 2 2	NOT回路	
荷側を含む概略の構成図			1 N	データ信号	
【図4】図1に対応する従来回路の構成図			LT	ラッチ信 号	
【図5】図4の要部の動作を示すタイミング図			V 1	低電圧電源	
【符号の説明】			V 2	高電圧電源	
0 1	容量性負荷駆動回路	10	OUT	高電圧側出力	
2	レベルシフト回路		GND	グランド	
3	PchFET .		Τw	ラッチ信号のパルス幅	
4	NchFET				


【図3】

容量性負荷駆動回路 01・









フロントページの続き

Fターム(参考) 5J055 AX04 AX27 AX48 AX54 AX66

BX16 CX12 DX12 DX56 DX72 `

DX83 EX07 EX21 EY21 EZ07

EZ20 EZ25 EZ50 FX12 FX17

FX35 GX01 GX04

5J056 AA05 BB19 BB38 BB57 CC05

CC14 CC21 DD12 DD28 FF08

KK00